verilog, 82 bytes

Result

WA

Code [DL]

module a;reg x;initial while($fscanf(1<<31,"%b",x))$write((8*x+1)**0.5);endmodule

stdin

11111101
10111100
10001011
11000000
00101101
00000110
11000010
00011010
00110111
00101110
11010010
01111011
00110110
10101000
01101001
11011111
11011001
00001010
00010101
01111000
00011110
00011000
00000000
10100111
00100100
00001111
00000001
11010100
11011010
00010111
10011001
10001111
10100101
00011100
11010010
10001000
01011011
10000000
10101011
00000011
01000010
11100010
11100111
10111110
10011010
11100100
10111110
10101110
01100000
01001110

stdout

3.000001.000003.000001.000003.000001.000001.000001.000003.000001.000001.000003.000001.000001.000003.000003.000003.000001.000003.000001.000001.000001.000001.000003.000001.000003.000003.000001.000001.000003.000003.000003.000003.000001.000001.000001.000003.000001.000003.000003.000001.000001.000003.000001.000001.000001.000001.000001.000001.000001.00000

stderr

strace