verilog, 85 bytes

Result

WA

Code [DL]

module a;real x;initial while($fscanf(1<<31,"%b",x))$write(!(8*x+1)**0.5%1);endmodule

stdin

10101011
00001111
00001100
01011011
00100100
11000000
00101101
00010101
00110111
01101001
01100100
00000010
10100001
01001110
10111110
10000010
01110101
01011111
10001000
00000000
11111101
00011100
00001011
01100111
01111000
10011001
10100010
00001000
10000100
01000100
00001001
11100111
00000110
01110100
01000010
00010010
10000111
10110010
00001010
00001101
01001111
01010011
11010100
00010000
00000011
01111000
00111111
11010010
00000001
01011011

stdout

0.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.000000.00000

stderr

strace